在学习电子工程的过程中，必不可少的是大量的实验和动手练习。就像学开车一样，看书和听理论很重要，但如果从未真正开过车，踩过油门或方向盘，再多的理论也无法深刻理解，并应用到实践中。

在数字电路中，门电路是最基本的构成单位。我们耳熟能详的与门、非门、或门、与非门、异或门等等，都可以通过这些门电路的组合形式来构建任何复杂度的数字电路系统。

虽然我们已经掌握了各种门电路的逻辑特征，能够轻松地想象出各种0和1的组合方式，但是搭建一个门电路实验却并非易事。以与非门电路为例，我们需要掌握门电路的基本原理，学习如何理解门电路的逻辑功能，并且需要用电子器件如电容器、电阻器、晶体管等，进行实际搭建，进行实验验证。只有通过实验和调试，才能真正理解门电路的工作原理并且掌握门电路的设计方法。

因此，无论是学习电子工程还是其他技术领域，都需要注重动手实践。通过自己动手搭建和调试电路，才能真正理解理论知识的本质，以便更好地应用到实际应用中，并形成自己的技术实力。

图1 与非门电路

表1 与非门真值表

X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0

传说中，如果想做一个与非门的数字电路实验，可以通过以下两种方法：

热爱模电的朋友们可以通过MOS管+面包板+电源+跳线以及若干小时的反复调试。
土豪朋友们对此不屑一顾，直接拍几千块买一台数字电路实验仪。

当然，既没有那么热爱模电，也没有那么多软妹纸的朋友门仍然有更合适的办法，那就是通过逻辑芯片。比如大家熟悉的7400系列的逻辑芯片，只需要接上电源，再配上开关，LED等器件，就可以通过实验方式对与非门的逻辑和电气特性进行直观地学习，比如采用7400 Quad2的与非门逻辑芯片。

图2 与非门逻辑芯片

因为我们要观察实验现象，因此需要配上开关和LED灯，使得实验可以可视化。当然，作为习惯了课上学习1+1=2，考试见到

的后浪，肯定不能满足于这个简单的实验。现在，在上一个练习的基础上，我们来尝试构建以下门电路组合。

图3 组合门电路

门电路实现

以下是某位同学独特的实现方式：

图4

虽然我们还通过软件仿真的方式构建上述电路并观察波形，然而和电路上进行实打实的操作相比终究是有质的差别。毕竟靠着模拟飞车驾龄20年资历上路还是要被警察叔叔带走的。

不难看出，画门电路容易，对门电路进行实验很难，对各式各样奇葩组合的门电路进行实验更是难上加难。然而这一切在FPGA面前都只是谈笑风生。

FPGA，英文全称Field Programmable Gate Array，是一种可以通过某百科或搜索引擎查找到并且看了之后不明觉厉的东西。在此，我们主要介绍一下FPGA的部分特点，以及如何使其与数字电路实验进行结合。

首先问大家一个问题：我们在计算3×7=21或者5×8=40的时候，有谁是通过最原始的乘法原理推导并计算出来的，如果有，请在底部留言并获得所有人的膜拜。相信大部分人都可以在半秒内给出准确答案，为什么？因为我们都背过九九乘法表，只要是在这个范围内的任意乘法我们的大脑都可以瞬间对应出计算结果。相信大家对当年的11²=121，12²=144，13²=169…等等还历历在目。

之所以我们可以在一定范围内进行准确和快速的计算，是因为我们的大脑里储存了一个拥有大量数据的查找表，在一定范围内的输入数据我们都可以迅速在表中找到对应答案。其实，FPGA的运算处理方式就类似于我们的大脑。它拥有一个可以储存大量数据的查找表，只要我们通过程序定义出输入与输出之间的逻辑关系，FPGA就可以按照该逻辑关系自行对其内部结构进行重新定义，直白地说，就是我们可以随时给FPGA进行洗脑，而后者可以永远不计回报，心甘情愿地被洗脑。

接下来我们就快速展示一下如何通过FPGA展示图3所示的门电路。既然要对FPGA进行洗脑，肯定需要语言。在这里我们采用简单通俗的Verilog语言，通过描述门电路的方式，以16行代码轻松在FPGA上搭建上述门电路。

module custblock
    (
        input wire A,   //定义输入A
        input wire B,   //定义输入B
        input wire C,   //定义输入C
        input wire D,   //定义输入D
        output wire Y1, //定义输出Y1              
        output wire Y2  //定义输出Y2
    );      
        wire  s1,s2,s3; //定义中间变量    
        nand (s1,A,B);    //(输出，输入，输入）    
        or (s2,C,D);      // 调用基本门电路    
        xnor (Y1,s1,C);       
        and (s3,C,s2);    
        xor (Y2,C,s3);  
endmodule

将上述代码导入FPGA之后，就等于在FPGA上构建出了一个模块，输入端分别是A,B,C,D，输出端分别是Y2,Y1，且内部结构和图3中所示的功能完全一样。